在目前全球的晶片製造產業中，除了台積電、格羅方德、三星、英特爾擁有先進的生產技術，以其強大的生產能量可以生產先進邏輯運算晶片之外，愛美科（IMEC）則是在晶圓製造領域中技術研發領先的單位。因此，繼日前台積電與南韓三星陸續透露其在 5 奈米先進製程的布局情況外，愛美科也在上周宣布了一項新的技術，製造了全球最小的 SRAM 晶片，其晶片面積比之前的產品縮小了 24%，未來將可適用於先進的 5 奈米製程技術上。

事實上，由於結構簡單等因素，使得每一代新製程中的研發人員往往都會使用 SRAM 晶片進行測試。結果就是誰造出的 SRAM 晶片核心面積更小，就意味著製程技術越先進。此前的紀錄，是三星在 2018 年 2 月份的國際會議上宣布，期刊發出的 6T 256Mb SRAM 晶片，面積只有 0.026mm²。不過，愛美科上周聯合 Unisantis 公司開發的新一代 6T 256Mb SRAM 晶片打破了這個紀錄，核心面積只有 0.0184 mm² 到 0.0205mm² ，相比三星的 SRAM 微縮了 24%。

愛美科表示，面積能大幅縮小的原因，就在於使用了新的電晶體結構。Unisantis 與愛美科使用的是 Unisantis 所開發的垂直型環繞柵極（Surrounding Gate Transistor，SGT）結構，最小柵極距只有 50nm。這樣的水準，與標準型 GAA 電晶體相比，垂直型 SGT 單元 GAA 電晶體面積能夠縮小 20% 到 30%，同時在工作電壓、漏電流及穩定性上表現更佳。

目前愛美科正與 Unisantis 公司一起定制新製程的關鍵製程流程及步驟，預計透過一種新的製程協同優化 DTCO 技術，研發人員就能使用 50nm 間距製造出 0.0205 mm² 的 SRAM 單元，而未來該製程也能夠適用 5 奈米製程的節點。此外，該製程技術還能使用 EUV 極紫外光刻技術，減少製程步驟，這使得設計成本與傳統 FinFET 製程相當。